о АМД: ты имеешь ввиду встроенный контроллер оперативы в сам микропроцессор? Что он позволяет обойтись без северного моста? Тогда мы только теряем в производительности.
Почему-же? Путь данных ранее: Оператива <-> Мост <-> процессор
ныне: оператива <-> процессор. Задерка меньше => КПД выше.
Куда посадим видео? На южный мост? Производительность упадёт кардинально.
Почему-то на примере Athlon 64 мы видим, что производительность не меняется. Как был путь Оперативная -> Видеокарта, так он и остался...
Теперь относительно мобильной архитектуры пеньков. 3-ие пеньки были основаны на технологической норме в 25 нм, а Пентиум М - 13нм. Соответственно это уже разные ядра и их никак нельзя получить одно из другого.
Пожалуйста, не показывайте свою неграмотность. Ядро Pentium 3 ты какое имеешь в виду? Их было (если мне не изменяет память) 3 штуки. 1-ое - Katmai (не помню точно), вот оно как раз по 0.25мкм процессу, далее шёл Coopermine (0.13мкм) и потом Tualtin (0.13 + редкая разновидность с кэшем 512КБ)
рёшки заставить пахать хотя бы на 400 шине.
Элементарно (только нужно модифицировать слегка ядро):
берём шину от P4 и прикручиваем. Получаем несущюю частоту 100МГц. Эффективную - 400Мгц. Частота процессора рассчитывается по форумле: несущяя частота*множитель процессора.
даже по логике М-ка не будет идти на равне с немобильным процом.
http://www.anandtech...aspx?i=2342&p=1Почитай, подумай. (там около 20 стр.)
Он бы и на трёшке, но кешом 3 метра, работал быстрее, чем на 4
Не понял смысла.
Он бы и не 386, но кешом 3 метра работал бысрее чем на 486 или Pentium 4 ? что имелось в виду?
Кстати в таком случаи, некоторое опровержение:
как известно, старые мат. платы поддерживали кэш 3-его уровня объёмом примерно до 1 МБ в дополнении к имеющимуся. Только вот почему-то какой-нибудь Pentium 166MMx с 1 МБ внешнего кэша никогда не догонит и вобще даже близко не подберёться к Celeron'у на ядре Coppermine-128 (128КБ кэша) с любой частотой последнего.
Ещё к слову о том, что Pentium-M не имеет ничего общего с P3:цитирую с AnandTech:
Taking the Pentium III's execution units, Intel went to town on the Pentium M architecture. They implemented an extremely low power, but very large L2 cache - initially at 1MB and later growing to 2MB in the 90nm Pentium M. The large L2 cache plays a very important role in the Pentium M architecture, as it highlights a very bold design decision - to keep the Pentium M pipeline filled at all costs. In order to reach higher frequencies, Intel had to lengthen the pipeline of the Pentium M from that of the Pentium III. The problem with a lengthened pipeline is that any bubbles in the pipe (wasted cycles) are wasted power, and the more of them you have, the more power you're wasting. So Intel outfitted the Pentium M with a very large, very low latency L2 cache to keep that pipeline full. Think of it like placing a really big supermarket right next to your home instead of having a smaller one next to your home or a large one 10 miles away - there are obvious tradeoffs, but if your goal is to remain efficient, the choice is clear.